お問い合わせ窓口

DDRメモリ

今日では、DDR SDRAM は、複数の形式で実装されています。本来のDDR（DDR1とも呼ばれる）、性能が向上し消費電力が低減されたDDR2、さらに性能が向上したDDR3、モバイル機器を対象にした低電力DDR (LPDDR)などがあります。

Agilentは、JEDECのメンバとして活動し、ワークショップや仕様の問題に一貫して関わっています。ここでは、DDRのデザインの概要、最新の測定手法、デザイン／デバッグ手法について説明します。

YouTubeビデオを見る

最新情報

関連リンク

絞込み

絞込みのリセット

コンテンツのタイプ

技術資料ライブラリ
- アプリケーション・ノート
  - アプリケーション・ノート (12)

製品カテゴリ

1-12 / 12

DDRメモリ・バスのシグナル・インテグリティの迅速な解析方法このアプリケーション・ノートでは、DDR（ダブル・データ・レートSDRAM）信号のシグナル・インテグリティの評価／検証のための新しいツールおよび測定手法について説明します。アプリケーション・ノート 2007-07-24	PDF 4.08 MB 言語 English \| 2008-09-10 \| PDF 792 KB 日本語 \| 2007-07-24 \| PDF 4.08 MB
高速メモリ・バスのデザインと動作の検証 AN1382-2 本アプリケーション・ノートでは、汎用高速バスの動作を検証するための新しいツールや測定技術、特にDDRSDRAMについて説明します。アプリケーション・ノート 2002-04-04	PDF 633 KB 言語 English \| 2001-12-20 \| PDF 1.51 MB 日本語 \| 2002-04-04 \| PDF 633 KB
Crossing the Digital-Analog Divide - White Paper This white paper helps to better understand how to cope with the physical nature of signals that we might prefer to think of as bits, nibbles and bytes, let's start with an ideal digital waveform. アプリケーション・ノート 2012-05-02	PDF 6.46 MB
DDR Memory Overview, Development Cycle, and Challenges - Technical Overview Thanks to improved manufacturing processes that have driven down costs, the technology of choice is now DDR SDRAM, short for Double Data Rate Synchronous Dynamic Random Access Memory. アプリケーション・ノート 2012-12-14	PDF 1.37 MB
DDR Probing for Physical Layer and Functional Testing Probing is the key to accessing signals and validating your designs. Although you may normally probe at signal vias or designed-in probe points, for DDR these do not always provide good signal integrity. アプリケーション・ノート 2008-12-19	PDF 617 KB
DDR4 TdiVW/VdiVW Bit Error Rate Measurement or Understanding Bit Error Rate Importance of making BER measurement calculations to form a statistical measurement of total jitter to understand the design's data valid window result and design error rates. アプリケーション・ノート 2013-01-24	PDF 1.65 MB
Debugging Signal Integrity and Protocol Layers on DDR Designs As DDR data transmission rates increase, signal integrity and clarity become critical concerns. So one of the primary challenges with DDR is debugging failures. アプリケーション・ノート 2008-12-19	PDF 984 KB
Ensuring Compliance and Interoperability of DDR Designs The Joint Electronic Devices Engineering Council (JEDEC) specification requires a large number of test parameters to be verified for DDR compliance – a time-consuming exercise if you make the measurements manually. アプリケーション・ノート 2008-12-19	PDF 379 KB
Find and identify the causes of data corruption and elusive failures The Protocol-decode software allows you to track and fix infrequent glitches and other signal anomalies that might otherwise be difficult to find. アプリケーション・ノート 2008-12-19	PDF 360 KB
Improve Your Time-to-Insight:Debugging Intermittent Memory Failures in DDR and DDR2 Systems Application Note 1575 アプリケーション・ノート 2006-04-14	PDF 120 KB 言語 English \| 2006-04-14 \| PDF 120 KB 中文（简体） \| 2006-05-01 \| PDF 5.93 MB
Maximizing DDR BGA probe Bandwidth for Superior Signal Fidelity The use of BGA probes for probing DDR DRAM is becoming more popular and almost a requirement as memory design gets more complex and compact and data rate gets higher. DDR3 and DDR4 data rate is increasing from 800MT/s to possibly 3200MT/s. アプリケーション・ノート 2012-01-31	PDF 1.40 MB
Separating Read/Write Signals for DDR DRAM and Controller Validation To analyze the signal integrity of DDR signals, you need to differentiate the complex traffic on the data bus to independently analyze the signal performance for both DDR chip and memory controller. アプリケーション・ノート 2008-12-19	PDF 805 KB