お問い合わせ窓口

DDRメモリ

appnavi-logo2.gif

測定+シミュレーション

今日では、DDR SDRAM は、複数の形式で実装されています。本来のDDR（DDR1とも呼ばれる）、性能が向上し消費電力が低減されたDDR2、さらに性能が向上したDDR3、モバイル機器を対象にした低電力DDR (LPDDR)などがあります。

Agilentは、JEDECのメンバとして活動し、ワークショップや仕様の問題に一貫して関わっています。ここでは、DDRのデザインの概要、最新の測定手法、デザイン／デバッグ手法について説明します。

YouTubeビデオを見る 

最新情報

関連リンク

絞込み

コンテンツのタイプ

製品カテゴリ

1-25 / 31

並べ替え
Tips for Making Better Memory Measurements – Video Series 
Videos that show customers how perform a comprehensive, unique and extensive analysis in less time.

デモ 2013-03-18

 
DDR4 Memory Bus Protocol Analysis - FuturePlus 
DDR4 Memory Bus Protocol Analysis from FuturePlus and Agilent.

ソリューション概要 2013-01-26

 
DDR4 TdiVW/VdiVW Bit Error Rate Measurement or Understanding Bit Error Rate 
Importance of making BER measurement calculations to form a statistical measurement of total jitter to understand the design's data valid window result and design error rates.

アプリケーション・ノート 2013-01-24

PDF PDF 1.65 MB
DDR Memory Overview, Development Cycle, and Challenges - Technical Overview 
Thanks to improved manufacturing processes that have driven down costs, the technology of choice is now DDR SDRAM, short for Double Data Rate Synchronous Dynamic Random Access Memory.

アプリケーション・ノート 2012-12-14

PDF PDF 1.37 MB
B4621B for DDR2, DDR3, or DDR4 Debug and Validation - Data Sheet 
The B4621B protocol-decode software translates Translates acquired signals into easily understood bus transactions showing associated data bursts for double- edge data-rate captures up to 2.5Gb/s.

データシート 2012-09-04

PDF PDF 1.32 MB
B4623B Bus Decoder for LPDDR, LPDDR2, or LPDDR3 Debug and Validation - Data Sheet 
The B4623B protocol-decode software translates Translates acquired signals into easily understood bus transactions showing associated data bursts for LPDDR, LPDDR2, LPDDR3 at full bus data rates.

データシート 2012-09-03

PDF PDF 1.03 MB
Crossing the Digital-Analog Divide - White Paper 
This white paper helps to better understand how to cope with the physical nature of signals that we might prefer to think of as bits, nibbles and bytes, let's start with an ideal digital waveform.

アプリケーション・ノート 2012-05-02

PDF PDF 6.46 MB
Maximizing DDR BGA probe Bandwidth for Superior Signal Fidelity 
The use of BGA probes for probing DDR DRAM is becoming more popular and almost a requirement as memory design gets more complex and compact and data rate gets higher. DDR3 and DDR4 data rate is increasing from 800MT/s to possibly 3200MT/s.

アプリケーション・ノート 2012-01-31

PDF PDF 1.40 MB
DDRアナライザ - 4 
４．ロジックアナライザとオシロスコープにおけるDDRコンプライアンスソリューションの違い、５．DDRデバッグ　詳細

ブローシャ 2011-11-09

 
DDRアナライザ - 3 
３．“DDRアナライザ”の構成

ブローシャ 2011-11-09

 
Agilent Technologies Introduces Industry's Fastest Logic Analyzer  
New Instrument Offers Reliable Data Capture Rates up to 4 Gb/s on Industry's Smallest Eye Openings

プレス資料 2011-03-28

 
DDRアナライザ - 2 
２．“DDRアナライザ”の解析機能

ブローシャ 2010-09-03

 
DDRアナライザ - 1 
１．“DDRアナライザ”とは？

ブローシャ 2010-09-03

 
Agilent Technologies DDR メモリのデザインとテスト：より良い方法 
DDR メモリのデザインの徹底的な評価と検証

ブローシャ 2009-10-29

PDF PDF 5.55 MB
高速デジタル・デバッグ･ソリューション・カタログ 
高速デジタル・デバッグ・ソリューション・カタログ

カタログ 2009-08-06

PDF PDF 9.96 MB
DDRメモリのより良いデザイン／テスト 
DDR SDRAM は、コンピュータやエンベ ディッド・アプリケーションで広く実装 されています

ブローシャ 2009-07-17

PDF PDF 693 KB
Agilent Technologies Introduces Industry-First, Most Comprehensive DDR3 Test Suite  

プレス資料 2009-04-30

 
Agilent Technologies to Participate as Sole Test, Measurement Expert at JEDEC Flash Storage Summits 

プレス資料 2009-04-30

 
Separating Read/Write Signals for DDR DRAM and Controller Validation 
To analyze the signal integrity of DDR signals, you need to differentiate the complex traffic on the data bus to independently analyze the signal performance for both DDR chip and memory controller.

アプリケーション・ノート 2008-12-19

PDF PDF 805 KB
DDR Probing for Physical Layer and Functional Testing 
Probing is the key to accessing signals and validating your designs. Although you may normally probe at signal vias or designed-in probe points, for DDR these do not always provide good signal integrity.

アプリケーション・ノート 2008-12-19

PDF PDF 617 KB
Ensuring Compliance and Interoperability of DDR Designs 
The Joint Electronic Devices Engineering Council (JEDEC) specification requires a large number of test parameters to be verified for DDR compliance – a time-consuming exercise if you make the measurements manually.

アプリケーション・ノート 2008-12-19

PDF PDF 379 KB
Find and identify the causes of data corruption and elusive failures 
The Protocol-decode software allows you to track and fix infrequent glitches and other signal anomalies that might otherwise be difficult to find.

アプリケーション・ノート 2008-12-19

PDF PDF 360 KB
Debugging Signal Integrity and Protocol Layers on DDR Designs 
As DDR data transmission rates increase, signal integrity and clarity become critical concerns. So one of the primary challenges with DDR is debugging failures.

アプリケーション・ノート 2008-12-19

PDF PDF 984 KB
Jitter Solutions for Telecom, Enterprise, and Digital Designs 
Complete solutions for characterization and test of jitter in high-speed digital transmission systems, high-speed I/O connections, and buses.

ブローシャ 2008-06-25

PDF PDF 3.49 MB
Industry's First DDR2, DDR3 BGA Probe Solution for Oscilloscopes, Logic Analyzers  
Industry's First DDR2, DDR3 BGA Probe Solution for Oscilloscopes, Logic Analyzers

プレス資料 2008-01-30

 

1 2 次へ