フェーズ・ロック・ループ（PLL）
広範囲のデザイン／シミュレーション・ツールを使って、フェーズ・ロック・ループ（PLL）や周波数シンセサイザのデザイン、シンセシス、シミュレーションを実行できます。重要な性能目標と製造での信頼性が実現されます。Advanced Design System（ADS）、GoldenGate RFICシミュレータ、GenesysなどのAgilentのEDAソフトウェア製品を使って、セトリング時間や位相雑音などの重要な特性を評価し、最適化することにより、優れた性能を実現できます。
デザインが完成したら、Agilentのオシロスコープやスペクトラム・アナライザなどの測定機器を使って、プロトタイプを測定／検証できます。
E5052B SSAシグナル・ソース・アナライザは、PLL/VCOのデザイン／製造に適した高速で正確な測定を提供し、より短いリード・タイムでの高品質で収益性の高い製品の製造に貢献します。位相雑音、AM雑音、ロック時間、VCOチューニング性能、高調波、DC電源雑音を、このワンボックス・ソリューションで評価することができます。
1-25 / 28
|
Agilent EEsof EDA Customer Support Brochure
Whether you are a novice or an experienced user, Agilent EEsof EDA’s customer support offerings are designed to help you every step of the way.
ブローシャ 2013-05-28 |
PDF
681 KB
|
|
ADS Videos on YouTube
Advanced Design System (ADS) Video Library playlist in Agilent EEsof EDA's Channel on YouTube
デモ 2012-01-27 |
|
|
PCI Express入門講座：高速シリアルインタフェースの基礎知識と実際
アジレント・テクノロジーの日本国内エキスパートエンジニアが執筆した書籍をご紹介いたします。
アプリケーション・ノート 2011-08-11 |
|
|
Agilent EEsof EDA Premier Communications Design Software
Agilent EEsof EDA premier communications design software product overview brochure.
ブローシャ 2011-08-03 |
PDF
1.92 MB
|
|
システム上で発生するさまざまなイベントを観測するロジック・アナライザの使い方
アプリケーション・ノート 2011-07-26 |
PDF
2.18 MB
|
|
DDR-SDRAM搭載PCI Express対応画像入出力ボードのデバッグに見る計測器を組み合わせて効率を上げるデバッグ手法
アプリケーション・ノート 2011-07-26 |
PDF
2.15 MB
|
|
メガ帯/ギガ帯アナログ信号を克服するオシロスコープ活用術
アプリケーション・ノート 2011-06-01 |
PDF
2.40 MB
|
|
高速シリアル通信におけるジッタの基礎と測定手法の概要
このアプリケーション・ノートでは高速シリアル伝送の物理層で定義されているジッタを取り上げてご説明します。
アプリケーション・ノート 2011-06-01 |
PDF
2.12 MB
|
|
いまさら聞けないロジック・アナライザ入門
アジレント・テクノロジーの日本国内エキスパートエンジニアが執筆した書籍をご紹介いたします。
アプリケーション・ノート 2011-05-24 |
|
|
デジタル機器の最新デバッグ手法
アプリケーション・ノート 2011-05-18 |
PDF
2.75 MB
|
|
シグナル・インテグリティとパワー・インテグリティの基礎
アプリケーション・ノート 2011-05-18 |
PDF
2.82 MB
|
|
What is ADS able to simulate concerning PLLs? (login required)
This page covers simulating phase-locked loops using Advanced Design System (ADS).
アプリケーション・ノート 2011-03-15 |
|
|
ADS 2011に関するビデオがYouTubeに登場
Advanced Design System 2011ビデオ・デモ／チュートリアル・コレクション
デモ 2011-02-25 |
|
|
Genesys紹介用ビデオ
下の表に示すGenesysシリーズのデモおよびチュートリアル・ビデオは、Agilent EEsof EDAのGenesys RF/マイクロ波デザイン・ソフトウェアの詳細を知るために便利です。
デモ 2009-10-04 |
|
|
Discovering ADS
A collection of Agilent EEsof EDA ADS video demonstrations and tutorials
デモ 2009-06-26 |
|
|
Boosting PLL Design Efficiency From free-running VCO characterizations to closed-loop PLL evaluation
This application note describes introduces practical solutions for VCO/PLL performance evaluation and gives actual examples of parameter measurements using the E5052B.
アプリケーション・ノート 2008-11-21 |
|
|
Characterizing phase-locked-loop signal transition behaviors of Microphonic/Phase-hit
This paper discusses how Agilent's Signal Source Analyzer helps you to identify unwanted phase-locked-loop transition "phase-hits", and achieve easy, comprehensive and accurate phase-locked-loop characterization in both linear and nonlinear regions.
アプリケーション・ノート 2008-10-02 |
|
|
An Integrated EDA-tools Flow Improves Designers' Productivity
This Article written by Andy Howard (Agilent Technologies) explains application of an integrated front-to-back design flow to improve the quality and efficiency in the design of a prescaler.
記事 2002-05-30 |
PDF
225 KB
|
|
Design and Measurement of a 400 MHz Frequency Synthesizer: Accuracy Proof
This Application Note explains the 400 MHz PLL design with examples and hence giving the engineer a powerful effective tool for designing real PLLs.
アプリケーション・ノート 2001-11-01 |
|
|
PLL FM-Modulator Suitable for Mobile and Radio Communication Simulation
This Technical Overview details a new PLL-FM Modulator with rapid acquisition time about 1000 times less than the conventional PLL with less spurs which is suitable in mobile and radio communications.
技術概要 2001-10-31 |
PDF
173 KB
|
|
PLL’s using a Charge Pump, High Divide-by-N Factors, and Decimation before Plotting
This Application Note shows an approach for designing a phase locked loop (PLL) that uses a charge pump, High Divide-by-N Factors, and Decimation before Plotting.
アプリケーション・ノート 2001-03-20 |
|
|
フェーズ･ロック･ループのキャプチャ･レンジ、トラッキング･レンジ解析AN 1200-7
PLL（フェーズ・ロック・ループ）は汎用的なものであり、多くのエレクトロニクス・アプリケーションに不可欠の回路です。PLL はノイズに埋れた信号の復元用狭帯域フィルタとして、あるいは通信アフプリケーションに...
アプリケーション・ノート 2000-07-18 |
|
|
高周波デザイナーの為のVCO/PLL 周波数シンセサイザ設計/評価手法 AN1330-1
携帯電話などに代表される移動体無線通信技術の発展に伴い、周波数使用効率の改善やマイクロ波帯の使用、通信品質ならびにデータ転送速度の向上などを目的とし新たな通信方式が開発、規格化されるとともに、機器の...
アプリケーション・ノート 2000-01-31 |
PDF
2.46 MB
|
|
DesignGuides: Expert Help in the Time-to-Market Race
Agilent EEsof EDA DesignGuides data sheet
データシート 1999-07-01 |
PDF
1.91 MB
|
|
Designing to Digital Wireless Specifications using Circuit Envelope Simulation
This Paper by How-Siang Yap discusses the Circuit Envelope technology developed specifically to simulate modern wireless circuits with complex digitally modulated RF signals such as CDMA and TDMA.
技術概要 1998-06-01 |
PDF
245 KB
|
myAgilent に登録
製品登録
エンジニアリング・サービス