本页上 搜索 | 选择国家/地区 | 与我们联系 | Phase-Locked Loops (PLL) -

Agilent Technologies Agilent Technologies
  • 注册 |
  • 登录
  • 产品与服务
  • 技术支持
  • 购买
  • 行业
  • 关于 Agilent
  • 中国
    • 中国
    • 日本
    • 台灣
    • 한국
    • Canada (English)
    • Canada (Français)
    • Deutschland
    • España
    • France
    • India
    • Italia
    • Singapore
    • United Kingdom
    • United States
    • 更多…
搜索:
与专家交谈
Chat Now
Feedback

中国 Home > 行业 > 数字和模拟设计 >

Phase-Locked Loops (PLL)

PLL design, synthesis, optimization and test

  • 概述
  • 应用指南
  • 培训与活动
  • 相关产品
  • 更多
    • 技术指标
    • 样机
    • 论坛
    • 产品目录
    • 业务通讯与文章
    • 产品手册与促销信息

技术指标

  • Designing to Digital Wireless Specifications using Circuit Envelope Simulation
    1998-06-01 | PDF PDF 245 KB
  • DesignGuides: Expert Help in the Time-to-Market Race
    1999-07-01 | PDF PDF 1.91 MB

1-2 / 2

样机

  • Discovering ADS
    2009-06-26
  • Discovering Genesys
    2009-06-23

1-2 / 2

论坛

  • Genesys Forum
  • GoldenGate Forum
  • ADS Forum

1-3 / 4 | 更多…

产品目录

  • Agilent Test & Measurement Catalog 2008/09
    2008-10-30

1 / 1

业务通讯与文章

  • An Integrated EDA-tools Flow Improves Designers' Productivity
    2002-05-30 | PDF PDF 225 KB

1 / 1

产品手册与促销信息

  • Agilent EEsof EDA Customer Support Brochure
    2005-02-01 | PDF PDF 397 KB
  • Premier RF/Microwave Mixed-Signal Simulation Software
    2009-01-07 | PDF PDF 1.42 MB | 订购拷贝件

1-2 / 2

Feedback

隐私声明 | 使用条款 | 与网主联系 | 与安捷伦联系 | United States Home | © Agilent 2000-2009