J-BERT N4903A 高性能シリアル BERT

N4903A高性能J-BERTは、シリアル・ギガビット・デバイスの特性評価に最適な唯一のジッタ耐力テスト・ソリューションです。

J-BERTは、校正済みの完全なジッタ合成機能を内蔵し、12.5 Gb/sまでのレシーバのストレスド・アイ・テストが行えます。

自動化されたジッタ耐力コンプライアンス・テスト機能により、PCI Express、SATA、FB-DIMM、Fibre Channel、CEI、ギガビット・イーサネット、XFP/XFIなどのシリアル・バス規格の特性評価を迅速かつ正確に行えます。

J-BERTは、非デターミニステック・トラフィックの解析機能、複雑なパターン・シーケンスの作成機能、サブレート・クロック出力機能を備え、最新のシリアル・バス・インタフェースに対応しています。クロックレス・インタフェースや差動インタフェースもテストできます。

J-BERTは、現在のテスト・ニーズに合わせてオプションを構成し、ニーズの変化に応じてアップグレードすることができる拡張可能なBERTプラットフォームです。

最高12.5 Gb/sのシリアルI/Oポートのチップやトランシーバ・モジュールの特性評価／ストレス・テストに最適です。

最新のプレス・リリース

クリーン・アイ	アイ・ダイアグラム／等高線／マスク

ストレスド・アイ	自動ジッタ耐力テスト

最速の全ジッタ	ジッタ合成

J-BERTの概要のアニメーション

• 150 Mb/s～7 Gb/sまたは150 Mb/s～12.5 Gb/sの動作レンジを備えているので、現在および将来のシリアル・インタフェースに十分に対応可能
• >0.5 UIのジッタ注入。校正済みジッタの注入機能内蔵（オプションJ10、J20)。オールインワン・ボックス：レシーバのストレスド・アイ・テスト用のPJ、SJ、RJ、BUJ、ISIおよび正弦波インタフェース
• <20 psの遷移時間、<9 ps ppのジッタの非常にクリーンなアイにより、確度の高い測定を実現
• 7 Gb/sおよび12.5 Gb/s用のパターン・ジェネレータ・オプション
• シリアル・インタフェースに最適：内蔵CDR、差動I/O
• 1 Gb/s～12.5 Gb/s、可変ループ帯域幅で動作するクロック・データ・リカバリ (CDR) によるコンプライアンス・テスト
• 1:nのサブレート・クロック
• 非デターミニステック・トラフィックの解析用のビット・リカバリ・モード（オプションA01）
• 複雑なデータ・パターンの処理を容易にするパターン・ジェネレータ／捕捉機能
• 外部ジッタ注入用の外部遅延制御入力
• 自動化されたジッタ耐力特性評価／コンプライアンス・テスト
• SSC：Spread Spectrum Clocking（オプションJ11）
• ジッタ耐力コンプライアンス（オプションJ12）テスト：PCI Express、SATA、Fibre Channel、FB-DIMM、CEI、10 GbE、XFP/XFI
• 高速の全ジッタ測定
• すべてのオプションがアップグレード可能

価格: 日本 | 国を選択する

参考価格、標準納期は予告無く変更されることがあります。詳しくはお問い合わせ下さい。