W1509L Genesys PLL Synthesisモジュール

Genesys PLL Synthesisモジュールにより、RFデザイナはアナログPLLをすばやく解析し、さまざまなRFボード・アプリケーション用にそれらのループ・フィルタをシンセサイズできるため、その作業に適していない多くの汎用シミュレータやライブラリが不要になります。

Genesys PLL Synthesisにより、アナログPLLデザイン用の汎用回路とシステム・デザイン・フローが増加します。ループ性能の解析、およびPLLの実現に必要なループ・フィルタのシンセシスに最適化された、独自のシミュレータとアルゴリズムを備えた自己完結型のアプリケーションです。PLL Synthesisは、Spice、ハーモニック・バランス、リニア・シミュレータ、スプレッドシートなどの汎用ツールとは異なり、高速で、アナログPLLデザインに最適化されています。

PLL Synthesis is a self-contained application designed for the task, which would be much more difficult to do using general-purpose circuit simulators.
拡大図

PLL Synthesisは、以下を考慮します。

• 位相雑音ブレークポイント、負荷Q、インピーダンス、パワー・レベルなどの基準信号源の特性
• 4つの異なるタイプの位相検波器とそれらの特性（位相／周波数ディテクタ、チャージ・ポンプ、ミキサ、XOR）
• さまざまなインテグレータおよび追加ループ・フィルタ、それらの特性
• ユーザ定義同調テーブル、位相雑音などのVCO特性
• ブロック図で使用できるオペアンプの非理想性と雑音

PLL Synthesisは、以下の解析機能を実行します

• 周波数応答
• セトリングと安定度を表示するためのトランジェント応答
• 位相雑音性能
• マーカと長いトレース用のスクロール・ウィンドウを備えた、応答プロット
• PLLブロック図のグラフィカル表示と詳細なテキスト・サマリ
  

PLL Synthesisは、以下のシンセシス機能を実行します

• さまざまなトポロジーとループ次数でのループ・フィルタ・シンセシス
• 以下のデザイン・プロセスの手順を示す、5種類のセットアップ・ウィザード
  - 周波数シンセサイザ
  - 位相変調器
  - 周波数変調器
  - 位相復調器
  - 周波数復調器

Genesysデザイン・バンドル

• Genesys Designer Pro
• Genesys Integrated

価格: 日本 | 国を選択する

参考価格、標準納期は予告無く変更されることがあります。詳しくはお問い合わせ下さい。